Docsity
Docsity

Prepare-se para as provas
Prepare-se para as provas

Estude fácil! Tem muito documento disponível na Docsity


Ganhe pontos para baixar
Ganhe pontos para baixar

Ganhe pontos ajudando outros esrudantes ou compre um plano Premium


Guias e Dicas
Guias e Dicas

Trabalho de arqutetura risc, Provas de Informática

relatorio e exemplos

Tipologia: Provas

2012

Compartilhado em 27/11/2012

helecardino-cabral-7
helecardino-cabral-7 🇧🇷

4.8

(13)

56 documentos

1 / 15

Toggle sidebar

Esta página não é visível na pré-visualização

Não perca as partes importantes!

bg1
Indice
I.Introducao..........................................................................................................................................2
II.OBJECTIVOS..................................................................................................................................3
II.I Gerais:............................................................................................................................................3
ll.ll especificos:....................................................................................................................................3
lll. CONCEITO HISTORIAL.............................................................................................................. 4
IV. FUNCIONALIDADES DOS PROCESSADORES RISC E CISC.............................................. 6
4.1 Características e Funcionamento da Arquitetura RISC.................................................................6
4.2 Caracteristicas e funcionamento da Arquitetura CISC..................................................................7
4.3 DIFERENÇAS ENTRE ARQUITETURAS RISC E CISC.......................................................... 8
V. VANTAGENS DAS ARQUITETURAS RISC E CISC.................................................................9
V.II Vantagens da Arquitetura CISC..................................................................................................10
VI. DESVANTAGENS DAS ARQUITETURAS RISC E CISC...................................................... 12
V.I. Desvantagens da Arquitetura RISC.............................................................................................12
VI.II. Desvantagen da Arquitetura CISC..........................................................................................13
VII.CONCLUSÃO............................................................................................................................ 14
V.BIBLIOGRAFIA............................................................................................................................15
I.Introducão
Arquitetura RISC E CISC
2012
7 GrupoPage 1
pf3
pf4
pf5
pf8
pf9
pfa
pfd
pfe
pff

Pré-visualização parcial do texto

Baixe Trabalho de arqutetura risc e outras Provas em PDF para Informática, somente na Docsity!

Indice

I.Introducão

  • I.Introducao..........................................................................................................................................
  • II.OBJECTIVOS..................................................................................................................................
  • II.I Gerais:............................................................................................................................................
  • ll.ll especificos:....................................................................................................................................
  • lll. CONCEITO HISTORIAL..............................................................................................................
  • IV. FUNCIONALIDADES DOS PROCESSADORES RISC E CISC..............................................
  • 4.1 Características e Funcionamento da Arquitetura RISC.................................................................
  • 4.2 Caracteristicas e funcionamento da Arquitetura CISC..................................................................
  • 4.3 DIFERENÇAS ENTRE ARQUITETURAS RISC E CISC..........................................................
  • V. VANTAGENS DAS ARQUITETURAS RISC E CISC.................................................................
  • V.II Vantagens da Arquitetura CISC..................................................................................................
  • VI. DESVANTAGENS DAS ARQUITETURAS RISC E CISC......................................................
  • V.I. Desvantagens da Arquitetura RISC.............................................................................................
  • VI.II. Desvantagen da Arquitetura CISC..........................................................................................
  • VII.CONCLUSÃO............................................................................................................................
  • V.BIBLIOGRAFIA............................................................................................................................

O Computador tem uma organização muito complexa, neste trabalho pretende – se abordar um capitulo muito relevante para a sua compreesão. É um assunto básico, mas que é de extrema importância para entendermos a arquitetura por trás dos computadores. Estamos falando das arquiteturas RISC e CISC.

A base do desenvolvimento deste trabalho tem como objetivo uma área muito dinâmica que está em constantes mudanças nos dias de hoje: a informática. Este trabalho foi desenvolvido com o intuito de se aprofundar em um ícone desta área tão importante, que é a arquitetura de processadores RISC e CISC. Trataremos da arquiteturaRISC e CISC, seu histórico, evolução, funcionamento, vantagens e benefícios, diferenças com a arquitetura RISC, tendências e principais fornecedores, entre outras informações que introduziremos neste tutorial sobre arquitetura de processadoresRISC e CISC.

II.OBJECTIVOS

II.I Gerais:

O objetivo é entender as definições destas arquiteturas e, principalmente, a diferença entre elas, demodos a obter conhecimentos sólidos sobre arquiteturas RISC e CISC.

lll. CONCEITO HISTORIAL..............................................................................................................

Durante grande parte da história dos computadores pessoais, o modelo predominante dos microprocessadores tem sido da Intel Corporation. O primeiro processador no IBM PC foi o Intel 8088. As gerações seguintes de processadores Intel foram da família 80X86 – 8086, 80286, 80386, 80486. Todos eram versões elaboradas do 8088 original, mas com desempenho melhorado de duas maneiras – operando mais rapidamente ou manejando mais dados simultaneamente. O 8088, por exemplo, operava a 4,7 Mhz – ou 4,7 milhões de oscilações por segundo – e alguns chips 80486 vão tão rápido quanto 133 MHz. O 8088 conseguia manejar 8 bits de dados por vez, enquanto o 80486 maneja 32 bits internamente. Mas apesar das mudanças, os processadores Intel até o 80486 eram baseados em uma filosofia de projeto denominada CISC , do Inglês Complex Instruction Set Computing. O padrão CISC usa comandos que incorporam muitas instruções mínimas para executar uma simples operação.

RISC , do Inglês Reduced Instruction Set Computing. Projetos RISC são encontrados em processadores mais novos, entre eles o DEC Alpha, o RISC 6000 da IBM, o processador Power PC e, embora a Intel não chame os processadores Pentium de chips RISC, eles têm muito em comum com o padrão RISC de executar códigos. O RISC é um projeto menos complicado que usa muitas instruções mais simples para executar uma operação comparável e em menos tempo que um processador CISC que executa uma comando maior e mais complicado. Os chips RISC podem ser fisicamente menores que os chips CISC. E pelo fato de usarem menos transistores, geralmente sua fabricação é mais barata e produzem menos calor. Muitas previsões vêm afirmando que o futuro dos processadores caminha para um projeto RISC, e provavelmente eles estejam corretas. Mas não tem havido um movimento de venda em massa do RISC, por duas razões.

(1) A mais importante delas é manter a compatibilidade com o vasto número de software aplicativo, desenvolvido para trabalhar com os processadores Intel CISC mais antigos.

(2) A Segunda razão é que você não recebe todos os benefícios da arquitetura RISC, a não ser que esteja usando um sistema operativo e programas que tenham sido criados e compilados especificamente para tirar vantagens das operações RISC.

Alguns fabricantes de computadores estão oferecendo processadores RISC para se projetarem como líderes em tecnologia. Ele executam os antigos programas CISC somente através da emulação de um processador CISC, o que acaba negando as vantagens do RISC. Ao mesmo tempo, os criadores de software relutam em converter seus programas para versões

compiladas RISC quando ainda não há muitas pessoas usando PCs baseados em RISC. Mas o Pentium mudou isso. Os técnicos podem argumentar se o Pentium pode ser um verdadeiro chip RISC. O Pentium executa antigos aplicativos e sistemas operativos e ao mesmo tempo oferece vantagens na velocidade de programas criados especialmente para usar a capacidade do padrão Pentium. E com um sistema operacional avançado como o Windows NT, você pode colocar mais de um microprocessador Pentium no computador para dobrar o poder de processamento.

IV. FUNCIONALIDADES DOS PROCESSADORES RISC E CISC..............................................

4.1 Características e Funcionamento da Arquitetura RISC.................................................................

Processadores de Conjunto Reduzido de Instruções Computacionais ( 'Reduced Instruction Set Computing ' ou, RISC) (1). São muito mais velozes do que os processadores comuns

processamento muito mais rápido Isto é possível devido a um tipo de tecnologia chamada de Pipelined.

Pipelined : Uma Técnica Fundamental Os projetista de RISC, se preocupam principalmente, em criar técnicas e dispositivos que acelerem o processamento da informação. Uma dessas técnicas, é o Pipelined. O Pipelined é uma técnica em que o hardware processa mais de uma instrução de cada vez. Ele não espera o término de uma instrução para executar outra.Em uma máquina CISC típica, temos, basicamente, quatro fases para a execução: busca, decodificação, execução e escrita. Em uma máquina RISC, temos as mesmas fases, só que executadas em paralelo. Uma fase não precisa esperar a outra terminar, para que ela se inicie. Este procedimento, não diminui o tempo de execução da tarefa, mas melhora o processamento global.

4.2 Caracteristicas e funcionamento da Arquitetura CISC..................................................................

Computador com um conjunto complexo de instruções ( Complex Instruction Set Computer )

  1. Construído no interior da memória somente de leitura de um microprocessador CISC está um vasto conjunto de comandos contendo diversos subcomandos, que precisam ser realizados para completar uma operação, como a multiplicação de dois números ou a movimentação de uma linha do texto para outra posição na memória. Sempre que o sistema operacional ou o software aplicativo pede ao processador para realizar uma tarefa, o programa envia ao processador o nome do comando junto com qualquer outra informação necessária, como as localizações na RAM dos números a serem multiplicados.
    • Como os comandos CISC não são do mesmo tamanho, o microprocessador examina o comando para determinar quantos bytes do espaço de processamento o comando necessita e depois reserva esta quantidade na memória interna. Há também outras maneiras diferentes de carregar e armazenar os comandos, e o processador deve determinar a forma correta de fazer isso. Essas duas tarefas preliminares diminuem o tempo de execução. O processador enviado comando solicitado pelo software para uma unidade de decodificação, a qual traduz o comando complexo para um microcódigo, uma série de instruções menores que são executadas pelo nanoprocessador, que é como um processador dentro do processador.
  • Como uma instrução pode depender dos resultados de outra instrução, as instruções são executadas uma a uma. Todas as demais são isoladas até que a instrução em uso seja cexecutada. O nanoprocessador executa cada uma das instruções do microcódigo através de um conjunto de circuitos que é complexo porque as instruções podem precisar passa r por diversos passos diferentes, antes de serem totalmente executadas. O movimento através de

circuitos complexos requer mais tempo. Os processadores CISC geralmente necessitam de quatro a dez ciclos do relógio para executar uma instrução.

4.3 DIFERENÇAS ENTRE ARQUITETURAS RISC E CISC..........................................................

A transição de CISC para RISC foi uma mudança radical na arquitetura. Os conjuntos de instruções foram mudados, sacrificando a compatibilidade binária para o desempenho. Reduzindo o conjunto de instruções, o processador cabia em um chip menor que permitia que os desenvolvedores aumentassem a velocidade do clock. Além disso, o processador poderia ser pipelineado e uma unidade de controle microcodificada tornou-se desnecessária.

✓ RISC, "resolve os casos comuns mais rápidos", era o princípio que conduziu a um aumento impressionante da performance comparado com os processadores CISC. Os processadores mais adiantados tais como IBM RT, SPARCv7 e MIPS R aderiram completamente ao princípio fundamental RISC. Entretanto, enquanto a tecnologia avançava para aumentar os tamanhos dos dados e aumentar a densidade do transistor, os desenvolvedores do processador RISC começaram a considerar maneiras de usar esse espaço novo do chip. Nas arquiteturas RISC, a grande maioria dos processadores possuem 32 registros genéricos de 32 bits – para representar valores inteiros e/ou endereços de memória – para além de 32 registros de 32 bits para representação de valores em vírgula flutuante. Estes registros são considerados de uso genérico e podem ser usados explicitamente por qualquer instrução que aceda operandos de registros, com exceção de um registro que contenha o valor ZERO, que não pode ser alterado (só de leitura). Ainda visível ao programador está sempre também o apontador para a próxima instrução, o ( instruction pointer ) ou program counter. ✓ A existência de um grande número de registros nas arquiteturas RISC, aliado à evolução da tecnologia dos compiladores dos últimos anos (em especial, na geração de código), vem permitindo representar a maioria das variáveis escalares diretamente em registro, não havendo necessidade de recorrer com tanta frequência à memória.

5.1.2 Simplicidade do Hardware

Pelo fato de um processador RISC trabalhar com instruções simples, o processador utiliza de menos espaço no chip, funções extras como circuito de gerenciamento de memória e unidade aritmética armazenada num mesmo chip. Chips menores permitem que o fabricante armazenem mais dispositivos em uma única pastilha, o que pode baixar consideravelmente o custo.

5.1.3 Instrução de máquina simples

As instruções construídas para um processador RISC são simples e pequenas o que aumenta a sua performance.

V.II Vantagens da Arquitetura CISC..................................................................................................

Examinando do ponto de vista um pouco mais prático, a vantagem da arquitetura CISC é que:

✓ Já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores de linguagem de máquina; disponibilizando, assim, praticamente todas as instruções que serão usadas em seus programas. ✓ Os processadores CISC têm a vantagem de reduzir o tamanho do código executável por já possuirem muito do código comum em vários programas, em forma de uma única instrução.

✓ Os processadores baseados na computação de conjunto de instruções complexas contêm uma microprogramação, ou seja, um conjunto de códigos de instruções que são gravados no processador, permitindo-lhe receber as instruções dos programas e executá-las, utilizando as instruções contidas na sua microprogramação. Seria como quebrar estas instruções, já em baixo nível, em diversas instruções mais próximas do hardware (as instruções contidas no microcódigo do processador). ✓ Examinando do ponto de vista um pouco mais prático, a vantagem da arquitetura CISC é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores de linguagem de máquina; disponibilizando, assim, praticamente todas as instruções que serão usadas em seus programas. Os processadores CISC têm a vantagem de reduzir o tamanho do código executável por já possuirem muito do código comum em vários programas, em forma de uma única instrução.

VI. DESVANTAGENS DAS ARQUITETURAS RISC E CISC......................................................

V.I. Desvantagens da Arquitetura RISC.............................................................................................

A transição da arquitetura CISC para arquitetura RISC pode apresentar alguns problemas devido ao fato que os engenheiros de software podem ter problemas para fazer a transição do código de memória de maneira correta.

6.1.1 Qualidade do Código

A performance de um processador RISC depende diretamente do código gerado pelo programador. No caso de um código mal desenvolvido o processador pode gastar um tempo

▲ O processador usa mais espaco no chip, e uma vez que chips menores armazenam mais disposetivos, isso faz com que o CISC armazene menos disposetivos u

VII.CONCLUSÃO

A arquitetura RISC caracteriza-se por sua estrutura dinâmica, simples, objetiva e de grande velocidade. Trabalhando com um conjunto de instruções curtas e simples, consegue alcançar grande performance, que faz com que suas aplicações tenham grande potencial em Sistemas de Rede, Internet e Bancos de Dados. Mas toda arquitetura tem suas vantagens e desvantagens. Se de um lado, esta arquitetura apresenta tantas qualidades, ela pode também se transformar num sistema de baixa performance se não for projetado de forma correta. Seus códigos tem de ser bem construídos e bem codificados para que se tenha alto desempenho. No geral, as máquinas baseadas nessa arquitetura, conquistam cada vez mais o mercado de alto nível, sendo responsável por grande parte dos sistemas de grande porte mundiais.

Tanto processadores da família x86, como o Pentium II, Pentium III e AMD Athlon, quanto processadores supostamente RISC, como o MIPS R10000 e o HP PA-8000, ou mesmo o G4,

utilizado nos Macintoshs misturam características das duas arquiteturas, por simples questão de performance. a vantagem de uma arquitetura CISC é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores, que já dispõe de praticamente todas as instruções que serão usadas em seus programas. No caso de um chip estritamente RISC, o programador já teria um pouco mais de trabalho, pois como disporia apenas de instruções simples, teria sempre que combinar várias instruções sempre que precisasse executar alguma tarefa mais complexa. Nos chips actuais( hibridos), que são na verdade misturas das duas arquiteturas, juntamos as duas coisas. Internamente, o processador processa apenas instruções simples. Estas instruções internas, variam de processador para processador, são como uma luva, que se adapta ao projeto do chip. As instruções internas de um K6 são diferentes das de um Pentium por exemplo. Sobre estas instruções internas, temos um circuito decodificador, que converte as instruções complexas utilizadas pelos programas em várias instruções simples que podem ser entendidas pelo processador. Estas instruções complexas sim, são iguais em todos os processadores usados em micros PC. É isso que permite que um Athlon e um Pentium III sejam compatíveis entre sí. O conjunto básico de instruções usadas em micros PC é chamado de conjunto x86. Este conjunto é composto por um total de 187 instruções, que são as utilizadas por todos os programas.

V.BIBLIOGRAFIA -

TANENBAUM, Andrew S. Organização Estrutada de Computadores. Prentice/HAll, 1990.

  • WHITE, Ron, COMO FUNCIONA O COMPUTADOR. Quark, 1998.
  • TORRES, Gabriel, Hardware, curso completo. Axcel, 2000
  • Site Guia do hardware, url.: http://www.guiadohardware.com.br
  • Site Guia do Pc, url.: http://www.guiadopc.com.br
  • Site Hardware.net, url.: http://www.hardware.net

url.: http://www.hardware.net- TANENBAUM, Andrew S.