1
ASSOCIAÇÃO EDUCACIONAL DOM BOSCO
FACULDADE DE ENGENHARIA DE RESENDE
CURSO DE ENGENHARIA ELÉTRICA / ELETRÔNICA
JOSÉ AMÉRICO DA SILVA ROCHA – 20670075
MULTIPLEXADORES E DEMULTIPLEXADORES
Resende
03/10/2008
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Guias e Dicas
Prepare-se para as provas
Estude fácil! Tem muito documento disponível na Docsity
Encontrar documentos
Prepare-se para as provas com trabalhos de outros alunos como você, aqui na Docsity
Pesquisar documentos Store
Os melhores documentos à venda: Trabalhos de alunos formados
Videoaulas
Prepare-se com as videoaulas e exercícios resolvidos criados a partir da grade da sua Universidade
Quiz
Responda perguntas de provas passadas e avalie sua preparação.
Ganhe pontos para baixar
Ganhe pontos ajudando outros esrudantes ou compre um plano Premium
Comunidade
Pergunte à comunidade
Peça ajuda à comunidade e tire suas dúvidas relacionadas ao estudo
Ranking universidades
Descubra as melhores universidades em seu país de acordo com os usuários da Docsity
Guias grátis
Os eBooks que salvam estudantes!
Baixe gratuitamente nossos guias de estudo, métodos para diminuir a ansiedade, dicas de TCC preparadas pelos professores da Docsity
Introdução aos Multiplexadores e Demultiplexadores: Conceitos e Aplicações, Notas de estudo de Eletrônica
Uma introdução abrangente aos multiplexadores e demultiplexadores, componentes essenciais em sistemas digitais. O texto explora os conceitos básicos, funcionamento, aplicações e exemplos práticos, incluindo tabelas verdade e diagramas de circuitos. O documento também aborda a implementação prática desses circuitos utilizando ci's da família ttl 74, como o 74150, e ilustra a montagem de circuitos multiplexadores e demultiplexadores com gates lógicos básicos.
Tipologia: Notas de estudo
Antes de 2010
1 / 26
Esta página não é visível na pré-visualização
Não perca as partes importantes!
Documentos relacionados
Pré-visualização parcial do texto
Baixe Introdução aos Multiplexadores e Demultiplexadores: Conceitos e Aplicações e outras Notas de estudo em PDF para Eletrônica, somente na Docsity!
ASSOCIAÇÃO EDUCACIONAL DOM BOSCO
FACULDADE DE ENGENHARIA DE RESENDE
CURSO DE ENGENHARIA ELÉTRICA / ELETRÔNICA
JOSÉ AMÉRICO DA SILVA ROCHA – 20670075
MULTIPLEXADORES E DEMULTIPLEXADORES
Resende 03/10/
SUMÁRIO
DEMULTIPLEXADORES NA FORMA DE
CI’S................................................
- INTRODUÇÃO
- OBJETIVO
- EMBASAMENTO TEÓRICO
- 3.1 CIRCUITOS MULTIPLEXADORES...................................................................
- 3.1.1 MUX DE DOIS CANAIS.......................................................................................
- 3.1.2 MUX DE QUATRO CANAIS................................................................................
- 3.2 ASSOCIAÇÃO DE MULTIPLEXADORES.........................................................
- 3.2.1 ASSOCIAÇÃO PARALELA DE MULTIPLEXADORES...................................
- 3.2.2 ASSOCIAÇÃO SÉRIE DE MULTIPLEXADORES............................................
- 3.3 CIRCUITOS DEMULTIPLEXADORES..............................................................
- 3.3.1 DEMUX DE DOIS CANAIS.................................................................................
- 3.3.2 DEMUX DE QUATRO CANAIS..........................................................................
- 3.4 ASSOCIAÇÃO PARALELA DE DEMULTIPLEXADORES.............................
- 3.4.1 ASSOCIAÇÃO SÉRIE DE DEMULTIPLEXADORES.......................................
- 3.4.2 FONTE REGULADA POR CI’S REGULADORES.............................................
- MATERIAL E MÉTODO
- 4.1 METODOLOGIA APLICADA.............................................................................
- 4.2 MATERIAIS E EQUIPAMENTOS.......................................................................
- PROCEDIMENTOS, RESULTADOS E ANÁLISE EXPERIMENTAIS
- 5.1 CIRCUITOS MULTIPLEXADORES...................................................................
- 5.1.1 MULTIPLEXADOR DE DOIS CANAIS DE 1 BIT........
- 5.1.2 MULTIPLEXADORES NA FORMA DE CI’S.....................................................
- 5.1.2.1 MULTIPLEXADOR
- 5.2 CIRCUITOS DEMULTIPLEXADORES..............................................................
- 5.2.1 DEMULTIPLEXADOR DE QUATRO SAÍDAS.................................................
- 5.2.
- 5.2.2.1 DEMULTIPLEXADOR 74155..............
- CONCLUSÃO
- REFERÊNCIAS
remoto se efetua na verdade uma seleção entre as várias emissoras existentes. As emissoras correspondem às entradas, a tela de TV à saída e o controle remoto faz a função do mux. Pode-se fazer uma analogia com uma chave de seleção de várias entradas e uma saída, como mostra a figura 1: Figura 1: analogia de um multiplexador com uma chave de seleção. Um mux genérico pode ser representado pelo modelo da figura 2 abaixo: Figura 2: modelo genérico para um mux com n canais. 3.1.1 Mux de dois canais Um mux de dois canais ou entradas (ver figura 3) precisa de apenas uma variável de seleção, pois: n = 2m^ = 2^1 = 2
Figura 3: Circuito multiplexador de dois canais de entrada. Como a seleção das entradas não depende do nível lógico das mesmas, a tabela- verdade que representa o funcionamento deste multiplexador deve ter na mesma coluna da saída, ao invés de níveis lógicos, o nome das variáveis de entrada, como na figura 4: A S Ø E 0 1 E 1 Figura 4: Tabela da verdade para um mux de dois canais. onde: En - entradas; A - variável de seleção; S - saída. Expressão booleana da saída: S =. E0 + A. E 1 Cabe observar que os índices das entradas representam no sistema decimal os códigos das variáveis de seleção correspondentes no sistema binário e, portanto, é mais importante sempre destacar qual variável é a mais significativa (MSB) e qual é a menos significativa (LSB). 3.1.2 Mux de quatro canais Um mux de quatro canais ou entradas, como mostra a figura 5, precisa de duas variáveis de seleção, pois: n = 2m^ = 2^2 = 4
quando é necessário multiplexar vários canais simultaneamente, basta fazer a associação conveniente de vários multiplexadores de forma a ampliar o número de canais de entrada para uma única saída ou ampliar o número de saídas para se obter mais de um canal de entrada ativo simultaneamente. 3.2.1 Associação paralela de multiplexadores Esta associação é importante quando se necessita selecionar informações digitais de vários bits simultaneamente. Para isto, basta utilizar um mux com um número de canais de entrada igual ao número de informações a serem multiplexadas sendo o número de muxs igual ao número de bits destas informações. Exemplo: Deseja-se multiplexar quatro informações diferentes (E 1 , E 2 , E 3 e E 4 ) cada uma composta de 3 bits (E 11 , E 12 , E 13 ; E 21 , E 22 , E 23 ,...) para que apenas uma informação de 3 bits esteja na saída. O circuito de multiplexação pode ser implementado com 3 mux de quatro entradas cada, como na figura 7: Figura 7: Exemplo de uma associação paralela de multiplexadores. 3.2.2 Associação série de multiplexadores
Esta associação é uma ampliação da capacidade dos canais de entrada, consiste em uma variação da associação paralela, pois, para ampliar a capacidade de canais de entrada, basta multiplexar os mux de entrada através de um mux de saída. Exemplo: Deseja-se obter um mux de 16 canais utilizando apenas mux de quatro canais. Para isto, basta utilizar um mux de saída multiplexando 4 mux de entrada (ver figura 8): Figura 8: Exemplo de uma associação série de multiplexadores. 3.3 Circuitos demultiplexadores
ser codificado de oito modos diferentes possuindo oito canais de saída. Dentre as várias aplicações do demux podemos citar:
- seleção de circuitos que devem receber uma determinada informação digital;
- conversão de informação serial em paralela;
- recepção e demultiplexação de informações de forma compatível com o sistema de demultiplexação. 3.3.1 Demux de dois canais Um demux de dois canais (ver figura 11) ou saídas precisa de apenas uma variável de seleção, pois: n = 2m^ = 2^1 = 2 Figura 11: Circuito demultiplexador de dois canais. Como a seleção das saídas não depende do nível lógico de entrada, a tabela verdade do demultiplexador (ver figura 12) deve ter nas saídas um nível lógico fixo quando a saída não é a selecionada (normalmente “0”) e o nome da variável de entrada caso seja a saída selecionada: Figura 12: Tabela verdade para um demultiplexador de dois canais. onde: E - entrada;
A S 0 S 1
Ø E Ø
1 Ø E
A - variável de seleção; Sn - saídas. Expressões booleanas das saída: S 0 = E. S 1 = E. A 3.3.2 Demux de Quatro Canais Um demux de quatro canais ou saídas, como o mostrado na figura 13, precisa de duas variáveis de seleção, pois: n = 2m^ = 2^2 = 4 Figura 13: Circuito demultiplexador de quatro canais. A tabela verdade para um circuito lógico do demux de quatro canais é mostrada na figura 14 a seguir: A B S 0 S 1 S 2 S 3 Ø Ø E Ø Ø Ø Ø 1 Ø E Ø Ø
Figura 15: Exemplo de uma associação paralela de demultiplexadores. 3.4.2 Associação série de demultiplexadores Utilizada para a ampliação da capacidade de canais de saída, bastando ligar os demux de saída em um demux de entrada. Exemplo: Deseja-se obter um d emux de 16 canais utilizando circuitos demux de 4 canais (ver figura 16):
Figura 16: Exemplo de uma associação série de demultiplexadores.
4. Material e método 4.1 Metodologia empregada Para as experiências que seguem, foi necessário, para cada um dos circuitos montados, simular os níveis lógicos “Ø” e “1” para as entradas existentes; em seguida, após esses testes foram montadas as tabelas verdades contendo os resultados (níveis lógicos) presentes nas saídas desses circuitos, a partir dos quais verificou-se suas referidas funções. Para as simulações, bem como para alimentar os circuitos devidamente, foi utilizado um módulo contendo um conjunto de chaves liga-desliga, para atuarem como entradas e fornecerem os dois níveis lógicos possíveis, e um grupo de LED’s na mesma quantidade, os
Figura 17: Circuito multiplexador de dois canais de 1 bit. O circuito da figura 17 anterior trata-se de um multiplexador de duas entradas A e B e uma saída L 1 , sendo tais entradas selecionadas por um pino D de seleção. Em seguida, baseando-se no circuito montado anteriormente e simulando-se os valores lógicos para as entradas A e B e para o pino seleção D, obteve-se a tabela da figura 18, a qual relaciona os resultados obtidos na referida saída para cada situação: Figura 18: Tabela verdade montada para o circuito multiplexador de duas entradas de um bit.
ENTRADAS
SAÍDA
DADOS SELEÇÃO
A B D L 1
Ø Ø Ø Ø
Ø 1 Ø 1
1 1 Ø 1
1 Ø Ø Ø
1 Ø 1 Ø
1 1 1 Ø
Ø 1 1 1
Ø Ø 1 1
A tabela da figura 18 mostra que, estando o pino de seleção D em “0”, foi selecionada a entrada B de modo que na saída L 1 fosse disponibilizado o bit presente nessa referida entrada; assim, para D = “0” e B = “1”, L 1 = “1” e se B = “0”, L 1 = “0”. Por outro lado, estando o pino D em “1”, a entrada A foi selecionada e em L 1 apareceram os bit’s presentes nessa mesma entrada; assim se A = “1”, L 1 = “1” e se A = “0”, L 1 = “0”.. 5.1.2 Multiplexadores na forma de CI’s Para que não haja necessidade de se construir circuitos multiplexadores utilizando-se apenas de gates lógicos básicos, o que é relativamente trabalhoso, estão disponíveis diversos CI’s da família TTL 74 que executam essa mesma função, tais como: 74150: Multiplexador de 16 entradas com 1 bit ; 74151: Multiplexador de 8 entradas com 1 bit ; 74152: Multiplexador de 8 entradas com 1 bit ; 74153: Dois multiplexadores de 4 entradas com 1 bit ; 74157: Quatro multiplexadores de 2 entradas com 1 bit ; Outros multiplexadores na forma de CI’s pertencentes à série 74 são: 74251, 74253, 74257 e 74258. 5.1.2.1 Multiplexador 74150 Para esta experiência foi empregado o CI 74150, um multiplexador de 16 entradas de 1 bit cada uma; assim, após conectar cada um de seus pinos nos devidos locais, obteve-se o circuito da figura 19 a seguir:
1 1 Ø Ø Ø E12 1
1 1 Ø 1 Ø E13 0,1 Hz (^15) 1 1 1 Ø Ø E14 1 Hz (^16) 1 1 1 1 Ø E15 10 Hz (^17) Figura 20: Operação do CI 74150. A tabela da figura 20 mostra inicialmente que, com o pino de strobe em nível lógico “1”, independentemente da situação das entradas de seleção, a saída estará sempre em “1”, sendo, pois, as entradas termos irrelevantes para este caso. Na situação de número 2, a partir da qual o strobe foi mantido no nível lógico “0”, teve-se a seleção do canal de entrada E0 e, portanto, a saída L 1 segue a condição presente na chave B, porém de maneira inversa, assim, se B está ativada com nivel “1”, L 1 estará com “0” e vice-versa. Assim pôde-se escrever, nesse caso: L 1 =. De modo semelhante, para a situação de número 3, teve-se a seleção do canal de entrada E1; agora a saída L 1 acompanha o valor lógico presente na chave C, novamente de modo inverso (L 1 = ) A mesma situação se repete na situação 4, onde a saída reflete, de maneira oposta (L 1 = ), a condição da chave D, sendo nesse caso selecionada a entrada E2. Para as situações 5 e 6, onde se pôde selecionar E e E4, respectivamente, teve-se L 1 = e L 1 = , nesta ordem. Para as situações 7, 8 e 9 seguintes teve-se que, de acordo com o sinal de freqüência presente em cada uma das entradas selecionadas, E5, E6 e E7, respectivamente, teve-se na saída L 1 as seguintes condições: 7: L 1 = 0,1 Hz 8: L 1 = 1 Hz 9: L 1 = 10 Hz Nos casos de 10 até 17, onde foram selecionadas as entradas de E8 até E15, as situações anteriores se repetem, já que as mesmas chaves e os mesmos sinais de freqüência se encontram ligados também esses outros pinos de entrada. Assim, teve-se: 10: L 1 = 11: L 1 = 12: L 1 = 13: L 1 = 14: L 1 = 1 Hz 15: L 1 = 0,1 Hz
16: L 1 = 1 Hz 17: L 1 = 10 Hz 5.2 Circuitos demultiplexadores 5.2.1 Demultiplexador de quatro saídas Para dar início à esta segunda etapa do experimento, relativa aos circuitos demultiplexadores, foi montado o circuito da figura 21 seguinte, utilizando-se para tal quatro gates NAND de três entradas cada um e mais seis gates inversores: Figura 21: Circuito demultiplexador com quatro saídas. O circuito da figura 21 trata-se de um demultiplexador de quatro saídas, L 3 , L 2 , L 1 e L 0 , e três pinos de entrada, sendo dois deles, A e B, relativos à seleção das saídas, e o outro, C, relativo à inserção de dados. Terminada a montagem do referido circuito pôde-se dar início aos testes com o mesmo; para tal foram aplicados os níveis lógicos “0” e “1” alternadamente nas entradas A e B, relativas aos bits de seleção, e no pino de dados C identificado com a letra C. Ao final, após se observar os resultados obtidos nas saídas L 3 , L 2 , L 1 e L 0 para cada situação , foi obtida a tabela da verdade mostrada na figura 22 abaixo: ENTRADAS SAÍDA SELECIONADA