Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Los mejores documentos en venta realizados por estudiantes que han terminado sus estudios
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Descubre las mejores universidades de tu país según los usuarios de Docsity
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
Una detallada descripción de las arquitecturas risc (reduced instruction set computing), sus principios básicos, orígenes y avances importantes. Se incluyen referencias a obras clave de autores como william stallings, john hennessy y david patterson.
Tipo: Apuntes
1 / 43
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Avances importantes en microprocesadores desde 1950 (^) Unidad de control microprogramada y el concepto de familia (1964): compatibilidad ISA con diferentes implementaciones [IBM 360]. Memoria cache (1968) [IBM 360]. (^) Segmentación del cauce de instrucciones (pipeline). (^) Arquitecturas RISC (1985) : involucra la mayoría de los aspectos importantes relacionados con la arquitectura y la organización. No existe en la actualidad una tecnología que haga prever un impacto semejante. Múltiples procesadores?
Arquitectura de carga/almacenamiento, con pocos modos de direccionamiento. Un gran número de registros de uso general, cuya utilización se optimiza en el compilador. Repertorio de instrucciones limitado, sencillo y con formato fijo Especial énfasis en la segmentación y unidad de control cableada. Arquitecturas RISC Principales características
Arquitecturas RISC Algunas arquitecturas
Qué hacen los programas escritos en HLL la mayor parte del tiempo? [Patterson, 1982] Frecuencia dinámica de instrucciones : (^) Movimiento de datos 43% (^) Control de flujo 23% (^) Operaciones aritméticas y lógicas 20% (^) Comparaciones 13% (^) Otras 10% Del recuento de instrucciones y referencias a memoria resulta un gran peso de las llamadas a funciones de los lenguajes estructurados (salvaguarda del estado y pasaje de parámetros). Arquitecturas RISC Evaluación dinámica de los programas en tiempo de ejecución
(^) Tipos de operandos: 60% variables escalares (enteros, reales, char, etc.), de las cuales el 80% son locales. (^) Llamadas a procedimientos: gran cantidad de accesos a memoria. El 98% usa menos de seis argumentos, de los cuales el 92% usa menos de seis variables escalares locales. Pocos niveles de anidamiento (menor que seis). Concepto: referencia a operandos localizada. 6/6/ (^) Modos de direccionamiento: solo el 18% de las instrucciones utiliza modos sofisticados. La mayoría utiliza modos que se resuelven en un ciclo (registro, desplazamiento). Arquitecturas RISC Evaluación dinámica (cont)
Conclusiones de las mediciones : (^) Preponderancia de operaciones y modos de direccionamiento simples -> ISA REDUCIDO. (^) Los operandos son mayormente escalares locales -> REGISTROS y LOAD/STORE. (^) Importancia de llamadas a procedimientos -> VENTANAS. Además es clave un pipeline eficiente -> ANCHO DE INSTRUCCIONES FIJO e INSTRUCCIONES SIMPLES. Si resulta... (^) CONTROL CABLEADO , puede aumentarse fCLOCK y por lo tanto mayor RENDIMIENTO Arquitecturas RISC Evaluación dinámica (cont)
Principales aspectos RISC (el repertorio de instrucciones reducido y sus consecuencias en la organización) (^) Pocas instrucciones simples (^) Arquitectura load/store (^) Pocos modos de direccionamiento (^) Instrucciones de ancho fijo (^) Gran número de registros
2. Arquitectura load/store Las únicas instrucciones que referencian datos en memoria son las de carga y almacenamiento. Las demás operan solo con registros. (^) Los accesos a memoria no pueden hacerse en un ciclo. Cuatro etapas en el pipeline para las instrucciones con referencia a memoria: FI – DI – CA (calcular dirección) – TR (transferir). La instrucción siguiente debe retardarse. Ver delayed load.
(^) Discusión sobre la eficiencia de los programas resultantes si me interesa el tráfico con memoria y la densidad de código resultante (no confundir con programa simbólico más corto)
4. Instrucciones de ancho fijo y formato uniforme Usualmente instrucciones de ancho fijo de 32 bits. (^) Esto hace que la captación y decodificación de instrucciones sea simple y rápida. No se necesita esperar a que se conozca el largo de la instrucción actual para empezar a decodificar la próxima. El formato uniforme simplifica la decodificación porque el código de operación y el campo de dirección están ubicados en la misma posición para todas las instrucciones. Ver luego la codificación del repertorio de instrucciones de DLX: Tipo I (carga y almacenamiento) Tipo R (registro-registro) Tipo J (saltos) Ver luego la codificación del repertorio de instrucciones de DLX: Tipo I (carga y almacenamiento) Tipo R (registro-registro) Tipo J (saltos)
5. Gran número de registros (^) Las variables y los resultados intermedios pueden ser almacenados en registros evitando repetidos accesos a memoria. (^) Los registros pueden utilizarse para el pasaje de parámetros a procedimientos, evitando hacerlo por la pila (memoria). Recordar medidas 6/6/6. Puede utilizarse un grupo de registros para cada procedimiento, evitando tener que salvar el estado. (^) Es posible implementar muchos registros porque se redujo la complejidad de la unidad de control. La arquitectura no limita la utilización de los registros. Son de propósitos generales. Sin embargo el compilador debe organizarse de alguna manera, según su conveniencia (por ejemplo si implementa un stack).
Ventana de registros (cont) (^) Una llamada a procedimiento incrementa CWP. CWP = SWP genera interrupción, salva a memoria e incrementa SWP. (^) Idem al retorno. Recordar 6/6/6. (^) Con k ventanas k-1 proc. (^) GLOBALES.
Ventana de registros del procesador SPARC
